

# CFT4210

## 用于隔离电源的H桥变压器驱动器

### 1 说明

CFT4210一款用于小型隔离电源的H桥变压器驱动器，桥式拓扑由两个P沟道功率MOSFET和两个N沟道功率MOSFET组成。该器件只需要简单的外围器件，即可实现宽输入电压，多种输出电压，输出功率1~5W的隔离电源。


CFT4210可通过内置振荡器运行，或由外部时钟驱动以改善EMI性能。无论使用何种时钟源，内部触发器可保证两路功率MOSFET驱动的高度对称性，避免电路在工作过程中发生偏磁。

CFT4210集成频率同步功能，CLK输入外部时钟信号时，芯片频率为外部时钟1/2。该器件通过欠压锁定、过流保护、过压锁定、热关断和高对称死区电路来防止出现故障。

### 2 应用领域

- 隔离电源
- 辅助电源
- UPS和光伏逆变器
- 分布式电源/电信电源
- IGBT/SiC栅极驱动器电源

### 5 应用图



### 3 特点


- 用于隔离变压器的H桥驱动器
- 宽输入电压范围：4.5~12V
- 低导通电阻：HS+LS=700mΩ
- 频率同步功能
- 电流钳位限制
- 死区时间自适应调整功能
- 使能关断功能
- 内置软启动，减小浪涌电流
- 欠压锁定
- 过压锁定
- 短路保护
- 热关断

### 4 器件信息

型号	封装	尺寸
CFT4210S	ESOP8	5.0mm x 6.0mm

## 6 引脚及功能

引脚定义(俯视图)



引脚功能

标号	名称	类型	描述
1	CLK	I	外部时钟输入引脚和死区功能选择引脚。 1、CLK接高电平（悬空时为高电平）时自动选择内部时钟频率250kHz，且死区时间 $t_{BBM}$ 固定。 2、CLK接GND时自动选择内部时钟频率250kHz，且死区时间 $t_{BBM}$ 为自适应模式。 3、若输入外部时钟，选择时钟同步功能，经过分频器后产生对称的互补驱动。
2	GND	P	地。
3	VIN	P	电源输入，接1uF电容到GND，电容尽量靠近器件位置。
4	EN	I	使能输入引脚。 1、低电平时芯片停止工作。 2、高电平（悬空为高电平）时芯片正常工作。
5	VD2	O	变压器驱动输出2。
6, 7	NC	-	无功能引脚。
8	VD1	O	变压器驱动输出1。
9	EP	P	EP内部连接至GND。为优化散热性能，需连接至大面积地平面，不作为电气连接点。

## 7 技术规格

### 7.1 绝对最大额定值

		最小值	最大值	单位
V <sub>IN</sub>	输入电压	-0.3	20	V
V <sub>D1</sub> , V <sub>D2</sub>	功率管漏极电压	-0.3	V <sub>IN</sub> +0.3	V
I <sub>(VD)PK</sub>	功率管峰值电流		1.5	A
T <sub>J</sub>	结温范围		150	°C
T <sub>stg</sub>	储存温度范围	-55	150	°C

(1) 超过绝对最大额定值运行可能会对器件造成永久性损坏。绝对最大额定值并不意味着器件在这些条件下或在建议工作条件以外的任何其他条件下能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，可能影响器件的可靠性、功能和性能，并缩短器件寿命。

(2) 所有电压值均是以GND为基准的峰值电压值。

### 7.2 ESD能力

		数值	单位
V <sub>(ESD)</sub> 静态放电	HBM	±3000	V
	CDM	±1000	

### 7.3 热阻

封装	R <sub>θJA</sub>	单位
ESOP8	50	°C/W

### 7.4 推荐工作条件

		最小值	典型值	最大值	单位
V <sub>IN</sub>	输入电压	4.5	--	12	V
I <sub>VD</sub>	功率管漏极电流		--	0.6	A
T <sub>J</sub>	工作结温	-40	--	125	°C

**7.5 电气性能参数**

除非特殊说明，VIN=12V，TA=25℃，CLK悬空


符号	参数	测试条件	最小	典型	最大	单位
<b>输入引脚VIN</b>						
VIN	输入电压范围		4.5		12	V
VIN(UV+)	VIN欠压锁定阈值	EN悬空			4.5	V
VIN(UVH)	VIN欠压锁定迟滞	EN悬空		0.2		V
I <sub>VIN</sub>	VIN电源电流	VD1、VD2、CLK、EN悬空	-	1.3	2.2	mA
I <sub>DIS</sub>	VIN禁止模式电源电流	EN=0V		10	30	μA
<b>使能引脚EN</b>						
V <sub>EN(ON)</sub>	EN使能开启电压		-	2.2	2.5	V
V <sub>EN(HYS)</sub>	EN使能迟滞电压		0.7	1.1	1.4	V
I <sub>EN(SRC)</sub>	EN流出电流	V <sub>EN</sub> 电压上升至V <sub>EN(ON)</sub> +0.1V		11		uA
<b>频率引脚CLK</b>						
F <sub>SW</sub>	内置频率		200	250	300	kHz
V <sub>CLK(ON)</sub>	CLK引脚逻辑高电平阈值		-	2.2	2.5	V
V <sub>CLK(OFF)</sub>	CLK引脚逻辑低电平阈值		0.7	1.1		V
F <sub>(SYNC)</sub>	外部时钟频率		50		1600	kHz
<b>输出端口VD1/VD2</b>						
DMM	VD1和VD2脉宽失配比例			0		%
R <sub>DSN(ON)</sub>	NMOS管导通电阻	T=25℃，I <sub>DS</sub> =0.2A		0.3		Ω
		T=100℃，I <sub>DS</sub> =0.2A		0.5		Ω
R <sub>DSP(ON)</sub>	PMOS管导通电阻	T=25℃，I <sub>DS</sub> =0.2A		0.4		Ω
		T=100℃，I <sub>DS</sub> =0.2A		0.7		Ω
V <sub>SLEW</sub>	电压摆率	VD1和VD2之间接240Ω电阻		250		V/us
t <sub>BBM</sub>	VD1和VD2间隔时间	VD1和VD2之间接240Ω电阻，CLK悬空		180		ns
t <sub>BBM(MAX)</sub>	VD1和VD2最大间隔时间	VD1和VD2之间接10kΩ电阻，CLK接GND		550		ns
I <sub>LIM0</sub>	电流钳位限制初始值	VD1和VD2短接，VIN=5V	0.40	0.52	0.70	A
I <sub>LIM1</sub>	电流钳位限制稳态值		0.65	0.80	1.30	A
t <sub>SS</sub>	I <sub>LIM0</sub> 上升至I <sub>LIM1</sub> 的时间			1.1		ms
<b>过温保护</b>						
T <sub>SD</sub>	T <sub>SD</sub> 开启温度		140	160	180	℃
T <sub>SD(HYS)</sub>	T <sub>SD</sub> 迟滞			28		℃
T <sub>OFFMIN(TSD)</sub>	过温保护最小关断时间			2 <sup>18</sup>		T <sub>sw</sub>



## 8 封装信息

标注	尺寸	最小 (mm)	最大 (mm)	标注	尺寸	最小 (mm)	最大 (mm)
A		4.80	5.00	C3		0.00	0.09
A1		0.356	0.456	C4		0.203	0.233
A2		1.27TYP		D		1.05TYP	
A3		0.345TYP		D1		0.40	0.80
B		3.80	4.00	R1		0.20TYP	
B1		5.80	6.20	R2		0.20TYP	
B2		5.00TYP		θ 1		17° TYP4	
C		1.30	1.60	θ 2		13° TYP4	
C1		0.55	0.65	θ 3		0° ~ 8°	
C2		0.55	0.65	θ 4		4° ~ 12°	

\* ESOP Die pad exposur大小是根据引线框架设计。



## 9 订购信息

器件	封装形式	数量
CFT4210S	ESOP8	3000/Reel